Diagrama de pines
Pines de SPI (estándar de 4 hilos)
Pines
- MOSI (master → slave)
- MISO (slave → master)
- SCK (clock)
- SS/CS (select)
Especificaciones
| Señales | SCK, MOSI, MISO, CS (un CS por periférico) |
|---|---|
| Topología | Un controlador, varios periféricos que comparten SCK / MOSI / MISO |
| Dúplex | Full duplex, síncrono |
| Velocidad de reloj | Sin límite estándar; lo fijan el dispositivo más lento y el cableado (a menudo 1–50 MHz) |
| Modos | 0–3 (CPOL / CPHA), el modo 0 es el más común |
| Orden de bits | Normalmente MSB primero |
| Selección de chip | Activo a nivel bajo |
| Direccionamiento | Ninguno, el chip select elige el dispositivo |
| Tipo de salida | Push-pull, no hacen falta pull-ups en las líneas de datos |
Notas
- SCK, MOSI y MISO los comparten todos los periféricos; cada uno tiene su propia línea de chip select, activa a nivel bajo. Un periférico con su CS a nivel alto debe liberar MISO (alta impedancia) — un módulo que la sigue controlando, como hacen algunas breakouts de tarjeta SD y de pantalla, bloquea el bus para los demás.
- Los documentos más recientes nombran las líneas de datos por su dirección: COPI / CIPO (controller out, controller in), o SDO / SDI tal como aparece en cada chip, donde el SDO de un dispositivo va al SDI del otro. Son los mismos cables que MOSI / MISO.
- Ambos extremos deben usar el mismo modo SPI (0 a 3: el nivel de reposo del reloj, CPOL, y el flanco de muestreo, CPHA) y el mismo orden de bits, normalmente MSB primero. El modo 0 es con diferencia el más común; el diagrama de tiempos de la hoja de datos del periférico lo decide.
