Diagrama de pines
Pines de JTAG (depuración de 4 hilos, subconjunto común)
Pines
- TDI (data in)
- TDO (data out)
- TCK (clock)
- TMS (mode select)
- Often paired with VCC, GND, and nRESET on the connector
Especificaciones
| Norma | IEEE 1149.1 |
|---|---|
| Señales | TCK, TMS, TDI, TDO (+ TRST opcional) |
| Topología | Conexión en cadena TDI → TDO, TCK / TMS compartidos |
| Flancos de reloj | TMS / TDI muestreados en el flanco de subida de TCK, TDO cambia en el de bajada |
| Nivel lógico | Tensión de E/S del destino, detectada en VTref |
| Resistencias pull-up | TMS y TDI a nivel alto cuando no se controlan |
| Conectores habituales | 20 pines 2.54 mm (ARM), Cortex Debug de 10 pines 1.27 mm |
| Usos | Depuración, programación de flash, boundary scan |
| Destinos solo JTAG | FPGAs, CPLDs, ESP32 |
Notas
- TCK y TMS van a todos los dispositivos en paralelo; los datos forman una cadena — el TDI de la sonda al primer dispositivo, cada TDO al siguiente TDI, el último TDO de vuelta a la sonda. Una placa con un solo chip es simplemente una cadena de uno.
- TMS y TDI se muestrean en el flanco de subida de TCK y TDO cambia en el flanco de bajada. Además de las cuatro señales, una sonda necesita GND y normalmente VTref (la tensión de E/S del destino, una entrada de detección); las líneas de reset nTRST y nSRST son opcionales.
- En los ARM Cortex los mismos pines sirven también para SWD — TMS es SWDIO y TCK es SWCLK — por eso el pequeño conector Cortex Debug de 10 pines lleva ambos. Las FPGA, los CPLD y la familia ESP32 son solo JTAG.
