Ficha de referência
Decoupling capacitors
Por que todo CI precisa de um, quais valores e onde colocá-los
Guia de capacitores de desacoplamento
CIs digitais não consomem corrente constante — suas portas internas comutam em nanossegundos, puxando picos de corrente curtos e agudos do pino de alimentação. A trilha de volta ao regulador tem indutância e não reage tão rápido, então sem ajuda a tensão local cai ou oscila toda vez que o chip comuta. Um capacitor de desacoplamento (ou bypass) fica bem no pino como um pequeno reservatório local de carga: ele mesmo fornece essa corrente rápida, e o regulador só precisa lidar com a carga média mais lenta.
O arranjo habitual tem dois níveis. Um cerâmico pequeno, quase sempre em torno de 100 nF, fica direto no pino de alimentação do CI e cuida dos transientes rápidos de alta frequência. Um capacitor de bulk maior, tipicamente na faixa de 1-10 µF, alimenta um pequeno grupo de CIs próximos ou uma seção de um trilho e repõe a carga que os capacitores pequenos gastaram, respondendo a variações de corrente mais lentas e de menor frequência.
O posicionamento importa tanto quanto o valor impresso. Cada milímetro de trilha ou via entre o capacitor e o pino adiciona indutância parasita, e essa indutância — não a capacitância nominal do capacitor — costuma ser o que limita quão bem ele responde nas frequências que o desacoplamento deve corrigir. A regra prática: coloque-o o mais perto do pino que o footprint permitir, com o caminho mais curto possível, de preferência uma via dedicada direto ao plano de terra.
| Situação / tópico | Valor(es) típico(s) | Posicionamento | Por que importa |
|---|---|---|---|
| CI lógico padrão / porta (ex.: 74xx, CMOS simples) | Cerâmico 100 nF (0.1 µF), X7R | Direto no pino de alimentação, trilha e via mais curtas possíveis até o plano de terra | O capacitor de bypass padrão para quase qualquer CI digital; cuida dos transientes rápidos de comutação |
| Pino(s) VDD do microcontrolador | Cerâmico 100 nF por pino VDD | Um capacitor por pino VDD físico, bem no pino — não compartilhado entre pinos | Peças com vários pinos VDD geralmente precisam de um capacitor por pino; siga o diagrama de desacoplamento do próprio datasheet em vez de supor |
| Trilho do núcleo do MCU/SoC (separado da alimentação de E/S) | 100 nF, às vezes mais 1 µF — o valor varia por peça, confira o datasheet | No pino dedicado de alimentação do núcleo, o mais perto que o encapsulamento permitir | Trilhos de lógica do núcleo costumam ser mais ruidosos e de tensão menor que os de E/S; os fabricantes geralmente especificam uma rede de desacoplamento exata, então não chute |
| Pino de alimentação de módulo RF (BLE / Wi-Fi / LoRa) | 100 nF, às vezes com um capacitor menor (alguns nF) ao lado | Colado ao pino, roteado longe da área de exclusão da antena | Front ends de RF são sensíveis a ruído na alimentação; siga o layout de referência do módulo em vez de improvisar |
| Capacitor de bulk/reservatório para um pequeno grupo de CIs | Cerâmico 1-10 µF (X5R/X7R) ou tântalo | Um a cada poucos CIs, ou onde a alimentação entra numa seção da placa | Repõe a carga que os pequenos capacitores de 100 nF gastaram; responde a variações de corrente mais lentas que os capacitores dos pinos |
| Capacitor de bulk na saída de um regulador | 10-100 µF — eletrolítico, polímero ou cerâmico grande, conforme o regulador | Imediatamente no pino de saída do regulador | Também faz parte da rede de estabilidade/compensação do regulador — use o valor, tipo e faixa de ESR que o datasheet do regulador especifica, não substitua livremente |
| Pino de alimentação de CI analógico / amp-op | Cerâmico 100 nF perto do pino, às vezes com um capacitor de bulk de 1-10 µF próximo | Bem no pino; mantenha desacoplamento/terra analógico e digital separados onde o projeto tiver os dois | Estágios analógicos são mais sensíveis ao acoplamento de ruído da alimentação que a lógica digital simples |
| Peça com muitos pinos (FPGA, SoC, BGA denso) | Muitos capacitores de valores variados (ex. 100 nF e 1 µF, às vezes valores menores também) | Um capacitor por via de saída de pino de alimentação, espalhados sob o footprint em vez de agrupados de um lado | Um único valor não cobre a ampla faixa de frequência que essas peças exigem; siga a nota de aplicação de distribuição de energia/desacoplamento do fabricante |
| Quando usar dois valores em paralelo | ex.: 100 nF + 1 µF, ou 100 nF + 10 µF | O valor menor mais perto do pino, o maior pode ficar um pouco mais longe | Amplia a faixa de frequência de baixa impedância; espace os valores cerca de uma década para que o pico de ressonância paralela fique pequeno e longe de onde importa |
| Escolha do dielétrico cerâmico | X7R para desacoplamento geral; C0G/NP0 para analógico de precisão/RF; evite Y5V/Z5U para desacoplamento | As mesmas regras de posicionamento valem para qualquer dielétrico | X7R se mantém razoavelmente estável com tensão e temperatura; a capacitância de Y5V/Z5U pode desabar sob polarização — serve para alguma filtragem, ruim para um pino de alimentação |
| Geometria de trilha/via | Vale para qualquer capacitor de desacoplamento, não para um valor específico | Trecho pad-via o mais curto possível; a via desce direto à camada do plano de terra em vez de rotear para o lado antes | A indutância de laço da geometria de montagem muitas vezes importa mais que o próprio valor nominal do capacitor nessas frequências |
| Tamanho do encapsulamento (0402, 0603, 0805…) | 0402 ou menor de preferência para desacoplamento de alta velocidade onde a montagem permitir; 0603/0805 comuns em placas hobby ou montadas à mão | Igual a qualquer capacitor de desacoplamento — o mais perto do pino que o footprint permitir | Encapsulamentos menores têm menor indutância parasita (ESL) para a mesma capacitância, o que importa mais conforme a velocidade de comutação aumenta |
O valor impresso de um capacitor é ponto de partida, não verdade absoluta: cerâmicos pequenos perdem uma boa parte da capacitância nominal sob polarização CC e temperatura, então consulte a curva de derating por polarização CC do fabricante em vez do valor nominal do datasheet num projeto no limite. E mais capacitores não é automaticamente melhor — empilhar valores próximos demais (ou distantes demais sem nada no meio) pode criar uma ressonância paralela em que a impedância combinada sobe brevemente em vez de cair; um par espaçado de cerca de uma década (100 nF + 1 µF, não 100 nF + 100 µF lado a lado) evita essa armadilha.
