संदर्भ शीट
Decoupling capacitors
हर IC को इसकी ज़रूरत क्यों, कौन से मान, और कहाँ लगाएँ
डीकपलिंग कैपेसिटर गाइड
डिजिटल IC स्थिर करंट नहीं लेते — उनके आंतरिक गेट नैनोसेकंड में स्विच होते हैं, सप्लाई पिन से छोटे, तीखे करंट स्पाइक खींचते हैं। रेगुलेटर तक जाने वाले ट्रेस में इंडक्टेंस होता है और वह इतनी तेज़ी से प्रतिक्रिया नहीं कर सकता, इसलिए बिना मदद के हर बार चिप के स्विच होने पर स्थानीय सप्लाई वोल्टेज गिरता या रिंग करता है। डीकपलिंग (या बायपास) कैपेसिटर ठीक पिन पर एक छोटे स्थानीय चार्ज भंडार के रूप में बैठता है: वह तेज़ करंट ख़ुद देता है, ताकि रेगुलेटर को केवल धीमे औसत लोड से निपटना पड़े।
सामान्य व्यवस्था दो स्तरों की होती है। एक छोटा सिरेमिक, लगभग हमेशा लगभग 100 nF, सीधे IC के सप्लाई पिन पर बैठता है और तेज़, उच्च आवृत्ति ट्रांज़िएंट संभालता है। एक बड़ा बल्क कैपेसिटर, आमतौर पर 1-10 µF रेंज में, पास के कुछ IC या पावर रेल के एक हिस्से को सप्लाई देता है और छोटे कैप द्वारा उपयोग किया गया चार्ज फिर भरता है, धीमे, कम आवृत्ति करंट उतार-चढ़ाव पर प्रतिक्रिया करते हुए।
प्लेसमेंट उतना ही मायने रखता है जितना छपा मान। कैपेसिटर और पिन के बीच ट्रेस या वाया का हर मिलीमीटर पैरासिटिक इंडक्टेंस जोड़ता है, और वह इंडक्टेंस — कैपेसिटर की रेटेड कैपेसिटेंस नहीं — आमतौर पर तय करता है कि डीकपलिंग जिन आवृत्तियों को ठीक करने के लिए है उन पर यह कितनी अच्छी प्रतिक्रिया कर सकता है। सामान्य नियम: इसे फ़ुटप्रिंट जितनी अनुमति दे उतना पिन के क़रीब रखें, ग्राउंड प्लेन तक सबसे छोटे संभव रास्ते के साथ, आदर्श रूप से सीधे नीचे जाता एक समर्पित वाया।
| स्थिति / विषय | सामान्य मान | प्लेसमेंट | यह क्यों मायने रखता है |
|---|---|---|---|
| मानक लॉजिक IC / गेट (जैसे 74xx, साधारण CMOS) | 100 nF (0.1 µF) सिरेमिक, X7R | सीधे सप्लाई पिन के पार, ग्राउंड प्लेन तक सबसे छोटा संभव ट्रेस और वाया | लगभग किसी भी डिजिटल IC के लिए डिफ़ॉल्ट बायपास कैप; तेज़ स्विचिंग ट्रांज़िएंट संभालता है |
| माइक्रोकंट्रोलर VDD पिन | हर VDD पिन पर 100 nF सिरेमिक | हर भौतिक VDD पिन पर एक कैपेसिटर, ठीक उसी पिन पर — पिनों के बीच साझा नहीं | कई VDD पिन वाले पार्ट को आमतौर पर हर पिन पर एक कैप चाहिए; अनुमान लगाने के बजाय डेटाशीट का अपना डीकपलिंग डायग्राम मानें |
| MCU/SoC कोर रेल (I/O सप्लाई से अलग) | 100 nF, कभी-कभी साथ में 1 µF — मान पार्ट के अनुसार बदलता है, डेटाशीट देखें | समर्पित कोर-सप्लाई पिन पर, पैकेज जितना अनुमति दे उतना क़रीब | कोर लॉजिक रेल अक्सर I/O रेल से ज़्यादा शोरभरी और कम वोल्टेज की होती हैं; निर्माता आमतौर पर सटीक डीकपलिंग नेटवर्क बताते हैं, इसलिए अनुमान न लगाएँ |
| RF मॉड्यूल (BLE / Wi-Fi / LoRa) सप्लाई पिन | 100 nF, कभी-कभी साथ में छोटे मान का कैप (कुछ nF) | पिन से सटा, एंटीना कीपआउट क्षेत्र से दूर रूट किया गया | RF फ़्रंट एंड सप्लाई नॉइज़ के प्रति संवेदनशील होते हैं; अपने मन से करने के बजाय मॉड्यूल का रेफ़रेंस लेआउट मानें |
| IC के छोटे समूह के लिए बल्क/रिज़र्वॉयर कैप | 1-10 µF सिरेमिक (X5R/X7R) या टैंटलम | हर कुछ IC पर एक, या जहाँ बोर्ड के किसी हिस्से में पावर आती है | छोटे 100 nF कैप द्वारा उपयोग किया गया चार्ज फिर भरता है; पिन-स्तर कैप से धीमे करंट उतार-चढ़ाव पर प्रतिक्रिया करता है |
| रेगुलेटर के आउटपुट पर बल्क कैप | 10-100 µF — रेगुलेटर के अनुसार इलेक्ट्रोलिटिक, पॉलिमर, या बड़ा सिरेमिक | ठीक रेगुलेटर के आउटपुट पिन पर | यह रेगुलेटर के स्थिरता/कम्पेन्सेशन नेटवर्क का भी हिस्सा है — रेगुलेटर की डेटाशीट में बताया मान, प्रकार और ESR रेंज उपयोग करें, अपनी मर्ज़ी से न बदलें |
| एनालॉग IC / ऑप-एम्प सप्लाई पिन | पिन के क़रीब 100 nF सिरेमिक, कभी-कभी पास में 1-10 µF बल्क कैप | ठीक पिन पर; जहाँ डिज़ाइन में दोनों हों वहाँ एनालॉग और डिजिटल डीकपलिंग/ग्राउंड अलग रखें | एनालॉग स्टेज सादे डिजिटल लॉजिक की तुलना में सप्लाई नॉइज़ के अंदर आने के प्रति ज़्यादा संवेदनशील होते हैं |
| ज़्यादा पिन वाला पार्ट (FPGA, SoC, घना BGA) | मिश्रित मानों के कई कैप (जैसे 100 nF और 1 µF, कभी-कभी छोटे मान भी) | हर पावर-पिन एस्केप वाया पर एक कैपेसिटर, एक तरफ़ इकट्ठा करने के बजाय फ़ुटप्रिंट के नीचे फैले हुए | एक अकेला मान इन पार्ट्स की माँगी विस्तृत आवृत्ति रेंज को कवर नहीं कर सकता; विक्रेता का पावर-डिलीवरी/डीकपलिंग ऐप नोट मानें |
| दो मान पैरेलल में कब लगाएँ | जैसे 100 nF + 1 µF, या 100 nF + 10 µF | छोटा मान पिन के सबसे क़रीब, बड़ा मान थोड़ा दूर रह सकता है | कम इम्पीडेंस की आवृत्ति रेंज बढ़ाता है; मानों में लगभग दस गुना का अंतर रखें ताकि उनकी पैरेलल-रेज़ोनेंस चोटी छोटी रहे और ज़रूरी जगह से दूर रहे |
| सिरेमिक डाइइलेक्ट्रिक का चुनाव | सामान्य डीकपलिंग के लिए X7R; प्रिसिज़न एनालॉग/RF के लिए C0G/NP0; डीकपलिंग के लिए Y5V/Z5U से बचें | डाइइलेक्ट्रिक कोई भी हो, प्लेसमेंट के वही नियम लागू होते हैं | X7R वोल्टेज और तापमान के साथ काफ़ी स्थिर रहता है; Y5V/Z5U की कैपेसिटेंस बायस में ढह सकती है — कुछ फ़िल्टरिंग के लिए ठीक, सप्लाई पिन के लिए ख़राब |
| ट्रेस/वाया ज्यामिति | किसी भी डीकपलिंग कैप पर लागू, किसी ख़ास मान पर नहीं | पैड से वाया तक सबसे छोटा संभव रास्ता; वाया पहले बगल में रूट होने के बजाय सीधे ग्राउंड-प्लेन लेयर तक जाता है | इन आवृत्तियों पर माउंटिंग ज्यामिति से बना लूप इंडक्टेंस अक्सर कैपेसिटर के अपने रेटेड मान से ज़्यादा मायने रखता है |
| पैकेज आकार (0402, 0603, 0805…) | जहाँ असेंबली अनुमति दे वहाँ हाई-स्पीड डीकपलिंग के लिए 0402 या छोटा बेहतर; हॉबी या हाथ से असेंबल बोर्ड पर 0603/0805 आम | किसी भी डीकपलिंग कैप जैसा — फ़ुटप्रिंट जितनी अनुमति दे उतना पिन के क़रीब | छोटे पैकेज में समान कैपेसिटेंस के लिए पैरासिटिक इंडक्टेंस (ESL) कम होता है, जो स्विचिंग स्पीड बढ़ने के साथ ज़्यादा मायने रखता है |
कैप पर छपा मान एक शुरुआती बिंदु है, अंतिम सत्य नहीं: DC बायस और तापमान लगने पर छोटे सिरेमिक अपनी रेटेड कैपेसिटेंस का बड़ा हिस्सा खो देते हैं, इसलिए सीमांत डिज़ाइन में डेटाशीट की नाममात्र संख्या के बजाय निर्माता का DC-बायस डीरेटिंग कर्व देखें। और ज़्यादा कैपेसिटर अपने-आप बेहतर नहीं होते — बहुत क़रीबी मान (या बीच में कुछ न रखकर बहुत दूर के मान) जोड़ने से पैरेलल रेज़ोनेंस बन सकती है जहाँ संयुक्त इम्पीडेंस गिरने के बजाय कुछ देर के लिए बढ़ जाता है; लगभग दस गुना अंतर वाली जोड़ी (100 nF + 1 µF, न कि ठीक बगल में 100 nF + 100 µF) उस जाल से बचाती है।
