Pinagem
Pinagem SPI (padrão de 4 fios)
Pinos
- MOSI (master → slave)
- MISO (slave → master)
- SCK (clock)
- SS/CS (select)
Especificações
| Sinais | SCK, MOSI, MISO, CS (um CS por periférico) |
|---|---|
| Topologia | Um controlador, vários periféricos compartilhando SCK / MOSI / MISO |
| Duplex | Full duplex, síncrono |
| Velocidade do clock | Sem limite padrão; definido pelo dispositivo mais lento e pela fiação (geralmente 1–50 MHz) |
| Modos | 0–3 (CPOL / CPHA), modo 0 é o mais comum |
| Ordem dos bits | Geralmente MSB primeiro |
| Seleção de chip | Ativo em nível baixo |
| Endereçamento | Nenhum, o chip select escolhe o dispositivo |
| Tipo de saída | Push-pull, sem pull-ups nas linhas de dados |
Notas
- SCK, MOSI e MISO são compartilhados por todos os periféricos; cada um tem sua própria linha de chip select, ativa em nível baixo. Um periférico cujo CS está em nível alto precisa liberar o MISO (alta impedância) — um módulo que continua acionando-o, como fazem algumas breakouts de cartão SD e de display, bloqueia o barramento para os outros.
- Documentos mais recentes nomeiam as linhas de dados pela direção: COPI / CIPO (controller out, controller in), ou SDO / SDI como impresso em cada chip, onde o SDO de um dispositivo vai ao SDI do outro. São os mesmos fios que MOSI / MISO.
- As duas pontas precisam usar o mesmo modo SPI (0 a 3: o nível de repouso do clock, CPOL, e a borda de amostragem, CPHA) e a mesma ordem de bits, geralmente MSB primeiro. O modo 0 é de longe o mais comum; o diagrama de temporização do datasheet do periférico resolve a dúvida.
