Often paired with VCC, GND, and nRESET on the connector
विनिर्देश
मानक
IEEE 1149.1
सिग्नल
TCK, TMS, TDI, TDO (+ वैकल्पिक TRST)
टोपोलॉजी
TDI → TDO पर डेज़ी चेन, TCK / TMS साझा
क्लॉक एज
TMS / TDI राइज़िंग TCK पर सैंपल, TDO फ़ॉलिंग पर बदलता है
लॉजिक लेवल
टार्गेट I/O वोल्टेज, VTref पर सेंस
पुल-अप रेज़िस्टर
न चलाए जाने पर TMS और TDI हाई पर रखे जाते हैं
आम कनेक्टर
20-पिन 2.54 mm (ARM), 10-पिन 1.27 mm Cortex Debug
उपयोग
डीबग, फ़्लैश प्रोग्रामिंग, बाउंड्री स्कैन
सिर्फ़-JTAG टार्गेट
FPGAs, CPLDs, ESP32
नोट्स
TCK और TMS हर डिवाइस पर पैरेलल में जाते हैं; डेटा एक चेन बनाता है — प्रोब का TDI पहले डिवाइस में, हर TDO अगले TDI में, आखिरी TDO वापस प्रोब पर। एक चिप वाला बोर्ड बस एक की चेन है।
TMS और TDI को TCK के राइज़िंग एज पर सैंपल किया जाता है और TDO फ़ॉलिंग एज पर बदलता है। चार सिग्नल के अलावा प्रोब को GND और आमतौर पर VTref (टार्गेट का I/O वोल्टेज, एक सेंस इनपुट) चाहिए; nTRST और nSRST रीसेट लाइनें वैकल्पिक हैं।
ARM Cortex पार्ट पर यही पिन SWD का काम भी करते हैं — TMS है SWDIO और TCK है SWCLK — इसीलिए छोटा 10-पिन Cortex Debug कनेक्टर दोनों ले जाता है। FPGA, CPLD और ESP32 फ़ैमिली सिर्फ़-JTAG हैं।
