Pinagem
Pinagem ESP32-S3 DevKitC-1
Pinos
- 3V3
- 3V3
- RST
- 4
- 5
- 6
- 7
- 15
- 16
- 17
- 18
- 8
- 3
- 46
- 9
- 10
- 11
- 12
- 13
- 14
- 5V
- G
- G
- TX — 43
- RX — 44
- 1
- 2
- 42
- 41
- 40
- 39
- 38
- 37
- 36
- 35
- 0
- 45
- 48
- 47
- 21
- 20
- 19
- G
- G
Especificações
| Módulo | ESP32-S3-WROOM-1 (ou -1U) |
|---|---|
| CPU | Dual-core Xtensa LX7, até 240 MHz |
| SRAM | 512 KB |
| Flash / PSRAM | Depende da variante (ex.: N8 = 8 MB de flash; N16R8 = 16 MB de flash + 8 MB de PSRAM) |
| Alimentação | 5 V via USB ou pino 5V, regulador de 3.3 V na placa |
| Nível lógico | 3.3 V (não tolera 5 V) |
| Corrente por GPIO | 40 mA máx. por pino (ajuste de corrente mais forte) |
| ADC | 2 × SAR de 12 bits, 20 canais (ADC2 pouco confiável com Wi-Fi) |
| DAC | Nenhum |
| Wi-Fi | 802.11 b/g/n, 2.4 GHz |
| Bluetooth | 5 (só LE) |
| USB | 2 × Micro-USB: USB-OTG/JTAG nativo + ponte USB-UART |
Notas
- As duas portas Micro-USB fazem funções diferentes e não são intercambiáveis: a marcada USB vai direto ao periférico USB-OTG/JTAG nativo do chip (GPIO19/GPIO20, não disponíveis no conector enquanto essa porta estiver em uso), enquanto a marcada UART passa por um chip ponte USB-UART da placa até os pinos TX/RX (GPIO43/GPIO44) — ligar um sketch que só abre a porta CDC do USB nativo na porta UART (ou vice-versa) é o motivo mais comum de "nada aparece" no primeiro boot.
- GPIO0 e GPIO46 são amostrados juntos no reset para escolher o caminho de boot: GPIO0 em nível baixo é o que pede o boot de download (bootloader) em vez do boot normal do aplicativo, mas isso só funciona quando o GPIO46 também está em nível baixo — esse par é o Joint Download Boot, que ativa juntos os caminhos de download por USB e por UART (não existe uma combinação de strapping separada que o restrinja só à UART). O GPIO46 precisa estar em nível baixo ou flutuando, já que é puxado para baixo internamente por padrão; levá-lo a nível alto com o GPIO0 em nível baixo não é um modo documentado — segundo a própria documentação do esptool da Espressif, o GPIO46 precisa estar em nível baixo ou flutuando para o chip entrar no bootloader serial, então puxá-lo para alto ali bloqueia o modo de download em vez de restringir a interface usada. As linhas DTR/RTS do driver USB normalmente alternam GPIO0 e EN automaticamente durante um upload, então a combinação manual dos botões BOOT+RESET só é necessária se esse handshake de reset automático falhar.
- O GPIO45 define a tensão que o regulador interno aplica em VDD_SPI no boot: nível baixo (o padrão desta placa) significa flash/PSRAM de 3.3V. Não ligue ao GPIO45 nada que possa puxá-lo para alto, a menos que a flash/PSRAM montada seja realmente especificada para 1.8V — errar isso em um módulo de 3.3V pode impedir totalmente o boot da placa, a mesma classe de falha do GPIO12 no ESP32 clássico.
- O ADC2 (GPIO11–GPIO20) compartilha hardware com o rádio Wi-Fi, a mesma limitação herdada do ESP32 clássico: as leituras ali ficam pouco confiáveis no momento em que o Wi-Fi está ativo. Mantenha qualquer leitura analógica que precise conviver com o Wi-Fi em um pino do ADC1 (GPIO1–GPIO10).
- A corrente de saída de cada GPIO chega no máximo a 40 mA (o mais forte dos ajustes de corrente selecionáveis, e também o padrão dos GPIO19/GPIO20 — todos os outros pinos usam 20 mA por padrão) — o datasheet lista isso como uma característica CC típica, não como um valor de máximo absoluto por pino; o único valor de corrente de máximo absoluto verdadeiro que ele dá é um total acumulado de 1500 mA somando todos os pinos de E/S. De qualquer forma, trate 40 mA como o teto prático por pino — suficiente para um único LED com seu próprio resistor em série, não para a bobina de um relé ou o enrolamento de um motor sem um estágio de acionamento no meio.
- O LED RGB endereçável da placa (WS2812) fica no GPIO48 nas placas v1.0 e passou para o GPIO38 na v1.1 (a revisão vendida atualmente) — verifique qual revisão está impressa na serigrafia da sua placa em vez de supor qualquer um dos pinos.
- Os GPIO26–GPIO32 são ligados internamente à flash SPI/PSRAM do próprio módulo e não chegam ao conector; nas placas com 16MB de flash/8MB de PSRAM octal ("N16R8"), os GPIO33–GPIO37 são perdidos da mesma forma, então essas variantes oferecem bem menos GPIO utilizáveis do que a contagem de pinos do die sugere — os GPIO35–37 aparecem aqui porque as placas comuns (sem PSRAM octal) os disponibilizam.
- Não há pinos de DAC neste chip — ao contrário do ESP32 clássico (DAC1/DAC2 nos GPIO25/GPIO26), o S3 não tem nenhum periférico de saída analógica; simule um com um pino PWM através de um filtro RC passa-baixas, ou acrescente uma breakout de DAC externa.
