مخطط الأطراف
مخطط أطراف ESP32-S3 DevKitC-1
الأطراف
- 3V3
- 3V3
- RST
- 4
- 5
- 6
- 7
- 15
- 16
- 17
- 18
- 8
- 3
- 46
- 9
- 10
- 11
- 12
- 13
- 14
- 5V
- G
- G
- TX — 43
- RX — 44
- 1
- 2
- 42
- 41
- 40
- 39
- 38
- 37
- 36
- 35
- 0
- 45
- 48
- 47
- 21
- 20
- 19
- G
- G
المواصفات
| الوحدة | ESP32-S3-WROOM-1 (أو -1U) |
|---|---|
| CPU | Xtensa LX7 ثنائي النواة، حتى 240 MHz |
| SRAM | 512 KB |
| Flash / PSRAM | حسب النسخة (مثلاً N8 = 8 MB flash؛ N16R8 = 16 MB flash + 8 MB PSRAM) |
| التغذية | 5 V عبر USB أو الطرف 5V، منظم 3.3 V على اللوحة |
| المستوى المنطقي | 3.3 V (لا يتحمل 5 V) |
| تيار GPIO | 40 mA كحد أقصى لكل طرف (أقوى إعداد قيادة) |
| ADC | 2 × SAR بدقة 12 بت، 20 قناة (ADC2 غير موثوق مع Wi-Fi) |
| DAC | لا يوجد |
| Wi-Fi | 802.11 b/g/n, 2.4 GHz |
| Bluetooth | 5 (LE فقط) |
| USB | 2 × Micro-USB: USB-OTG/JTAG أصلي + جسر USB-UART |
الملاحظات
- منفذا Micro-USB يؤديان وظيفتين مختلفتين وغير قابلين للتبديل: المعلَّم USB يذهب مباشرة إلى طرفية USB-OTG/JTAG الأصلية في الشريحة (GPIO19/GPIO20، غير مُخرجين إلى الموصل أثناء استخدام ذلك المنفذ)، بينما المعلَّم UART يمر عبر شريحة جسر USB-إلى-UART على اللوحة إلى طرفي TX/RX (GPIO43/GPIO44) — توصيل برنامج لا يفتح إلا منفذ CDC عبر USB الأصلي بمنفذ UART (أو العكس) هو السبب الأكثر شيوعاً على الإطلاق لعدم "ظهور أي شيء" عند أول إقلاع.
- يُقرأ GPIO0 وGPIO46 معاً عند إعادة الضبط لاختيار مسار الإقلاع: GPIO0 منخفض هو ما يطلب إقلاع التنزيل (محمّل الإقلاع) بدلاً من إقلاع التطبيق العادي، لكن ذلك لا يعمل إلا إذا كان GPIO46 منخفضاً أيضاً — هذا الاقتران هو Joint Download Boot، الذي يشغّل مساري التنزيل عبر USB وUART معاً (لا يوجد تركيب ضبط منفصل يحصره في UART فقط). يجب أن يكون GPIO46 منخفضاً أو عائماً، لأنه مسحوب إلى المنخفض داخلياً افتراضياً؛ وقيادته إلى العالي مع GPIO0 منخفض ليست نمطاً موثقاً — حسب توثيق esptool من Espressif نفسها، يجب أن يكون GPIO46 منخفضاً أو عائماً لتدخل الشريحة محمّل الإقلاع التسلسلي أصلاً، لذا فإن سحبه إلى العالي هناك يمنع نمط التنزيل بدلاً من تقييد الواجهة التي يستخدمها. خطا DTR/RTS لتعريف USB يبدّلان عادة GPIO0 وEN تلقائياً أثناء رفع البرنامج، لذا لا حاجة إلى تركيب زري BOOT+RESET يدوياً إلا إذا فشلت مصافحة إعادة الضبط التلقائية.
- يحدد GPIO45 الجهد الذي يقوده المنظم الداخلي على VDD_SPI عند الإقلاع: المنخفض (الافتراضي في هذه اللوحة) يعني flash/PSRAM بجهد 3.3V. لا توصل بـ GPIO45 أي شيء قد يسحبه إلى العالي ما لم تكن ذاكرة flash/PSRAM المركّبة مصنفة فعلاً لـ 1.8V — الخطأ في ذلك على وحدة 3.3V قد يمنع اللوحة من الإقلاع إطلاقاً، وهو نفس نوع العطل الخاص بـ GPIO12 في ESP32 الكلاسيكي.
- يتشارك ADC2 (GPIO11–GPIO20) العتاد مع راديو Wi-Fi، وهو نفس القيد الموروث من ESP32 الكلاسيكي: تصبح القراءات هناك غير موثوقة لحظة تفعيل Wi-Fi. أبقِ أي قراءة تماثلية يجب أن تتعايش مع Wi-Fi على طرف ADC1 (GPIO1–GPIO10) بدلاً من ذلك.
- تيار القيادة لكل GPIO يبلغ أقصاه 40 mA (أقوى إعدادات قوة القيادة القابلة للاختيار، وهو أيضاً الافتراضي لـ GPIO19/GPIO20 — كل الأطراف الأخرى افتراضياً 20 mA) — تذكر ورقة البيانات هذا كخاصية DC نموذجية، لا كتصنيف حد أقصى مطلق لكل طرف؛ الرقم الوحيد للحد الأقصى المطلق للتيار الذي تعطيه هو 1500 mA تراكمياً عبر كل أطراف I/O مجتمعة. وفي كل الأحوال، اعتبر 40 mA السقف العملي لكل طرف — يكفي لـ LED واحد مع مقاومته على التوالي، لا لملف مرحّل أو ملف محرك دون مرحلة قيادة بينهما.
- الـ LED المدمج متعدد الألوان القابل للعنونة (WS2812) على GPIO48 في لوحات v1.0 وانتقل إلى GPIO38 في v1.1 (المراجعة المشحونة حالياً) — تحقق من مراجعة الطباعة على لوحتك بدلاً من افتراض أي من الطرفين.
- GPIO26–GPIO32 موجّهة داخلياً إلى ذاكرة SPI flash/PSRAM الخاصة بالوحدة وغير مُخرجة إلى الموصل إطلاقاً؛ وفي لوحات 16MB flash/8MB PSRAM ثُمانية ("N16R8")، تُفقد GPIO33–GPIO37 بنفس الطريقة، لذا تعرض تلك النسخ عدداً أقل بوضوح من GPIO القابلة للاستخدام مما يوحي به عدد أطراف الشريحة العارية — GPIO35–37 معروضة هنا لأن لوحات الموصل العادي (دون PSRAM ثُمانية) تُخرجها فعلاً.
- لا أطراف DAC في هذه الشريحة — على عكس ESP32 الكلاسيكي (DAC1/DAC2 على GPIO25/GPIO26)، لا يملك S3 أي طرفية خرج تماثلي إطلاقاً؛ حاكِه بطرف PWM عبر مرشح RC تمرير منخفض، أو أضف لوحة DAC خارجية.
